MOSFET按比例减少MOSFET尺寸的缩减在一开端即为一持续的趋向．在集成电路中，较小的器件尺寸可到达较高的器件密度，此外，较短的沟道长度町改善驱动电流（ID~1/L）以及工作时的特性，但是，由于电(dian)子器(qi)件尺寸的(de)缩减，沟(gou)道边缘(yuan)（如源极(ji)、漏(lou)极(ji)及绝缘(yuan)区边缘(yuan)）的(de)扰动将变得(de)愈加重(zhong)要，因而器件的(de)特(te)性将不再恪守长沟(gou)道近(jin)似(long channel approximation)的(de)假(jia)定(ding)．

6.3.1  短(duan)沟道效应(short-channel effect)式(45)中(zhong)(zhong)的(de)阈值(zhi)电(dian)(dian)(dian)(dian)(dian)压(ya)是基(ji)于6.2，l节(jie)中(zhong)(zhong)的(de)突变沟道近(jin)似推(tui)导得出的(de)，也即衬底耗尽(jin)区内的(de)电(dian)(dian)(dian)(dian)(dian)荷(he)仅由栅极(ji)电(dian)(dian)(dian)(dian)(dian)压(ya)产(chan)生的(de)电(dian)(dian)(dian)(dian)(dian)场(chang)所感应出．换(huan)言之，式(45)中(zhong)(zhong)的(de)第三项与(yu)源(yuan)(yuan)极(ji)到(dao)漏(lou)极(ji)间(jian)的(de)横向(xiang)电(dian)(dian)(dian)(dian)(dian)场(chang)无(wu)关．但(dan)是随(sui)着沟道长度的(de)缩减，源(yuan)(yuan)极(ji)与(yu)漏(lou)极(ji)问的(de)电(dian)(dian)(dian)(dian)(dian)场(chang)将会影(ying)响电(dian)(dian)(dian)(dian)(dian)荷(he)散(san)布、阈值(zhi)电(dian)(dian)(dian)(dian)(dian)压(ya)控(kong)制以及器件(jian)漏(lou)电(dian)(dian)(dian)(dian)(dian)等器件(jian)特(te)性，

一、线性区中的阈值电压

当沟道的边缘效应变得不可疏忽时，随着沟道的缩减，n沟道MOSFET的阈值电压通常会变得不像原先那么正，而关于p沟道MOSFET而言，则(ze)不(bu)像原先那(nei)么负，图6.23显现(xian)了(le)在VDS=o．05V时VT下跌的现(xian)象．阈值电压F跌可用如图6.24所示的电荷共享(chargesharing)模型来加(jia)以解释(shi)，此图为一个n沟道MOSFET的剖面图，且(qie)器件(jian)工作在线性区(qu)(qu)(VDs≤o．1V)，因而漏极(ji)结的耗(hao)尽(jin)区(qu)(qu)宽度简直(zhi)与(yu)(yu)源(yuan)极(ji)结相同(tong)．由于沟道的耗(hao)尽(jin)区(qu)(qu)与(yu)(yu)源(yuan)极(ji)和漏极(ji)的耗(hao)尽(jin)区(qu)(qu)堆叠，由栅极(ji)偏(pian)压产生的电场所感应(ying)生成的电荷可用这梯形区(qu)(qu)域来近似(si)同(tong)等．

阈值电(dian)压漂移(yi)量AVT是由于耗尽(jin)区由长(zhang)方(fang)形LXWm变为(wei)(wei)梯形(L+L‘) Wm/2，而使(shi)得电(dian)荷减少所形成的(de)．△VT为(wei)(wei)（参考习题27）：

其中NA为衬底的掺杂浓度．wm为耗尽区宽度，ri为结深度，L为沟道长度，而C。为每单位面积的栅极氧化层电容.

对长沟道器件而言，由于△（图6.24）远小于L，所以电荷减少量较小，但是关于短沟道器件而言，由于厶与L相仿，所以导通器件所需的电荷将大幅公开降，由式(47)可知，对给定一组已知的NA、Wm、ri以及Co，阈值电压将随沟道长度的缩减而下降．

二(er)、漏场感(gan)应势(shi)垒降落

当短沟道MOSFET的漏极电压由线性区增至饱和区时，其阈值电压下跌将更严重（如图6.23所示）．此效应称为舞场感应势垒降落．数个不同沟道长度的n沟道器件的源极与漏极间的(de)(de)(de)外(wai)(wai)表(biao)电势(shi)如图(tu)6.25所(suo)示，点线(xian)为VDS=o，实(shi)线(xian)为VDS>o．当栅极(ji)(ji)(ji)(ji)电压(ya)小(xiao)(xiao)于VT时，p—型硅衬底(di)在(zai)n+源(yuan)(yuan)极(ji)(ji)(ji)(ji)与漏极(ji)(ji)(ji)(ji)问构成一势(shi)垒(lei)(lei)，并限制电子(zi)流(liu)由(you)源(yuan)(yuan)极(ji)(ji)(ji)(ji)流(liu)向漏极(ji)(ji)(ji)(ji)．对工(gong)作在(zai)饱和区(qu)的(de)(de)(de)器件而言(yan)，漏极(ji)(ji)(ji)(ji)结的(de)(de)(de)耗(hao)尽区(qu)宽度(du)远大于源(yuan)(yuan)极(ji)(ji)(ji)(ji)结，在(zai)长沟(gou)道的(de)(de)(de)例(li)子(zi)中，增(zeng)(zeng)加漏极(ji)(ji)(ji)(ji)结耗(hao)尽区(qu)宽度(du)并不会影响势(shi)垒(lei)(lei)高度(du)（参(can)阅图(tu)6.25中lμm的(de)(de)(de)例(li)子(zi)）．但当沟(gou)道长度(du)足够短(duan)时，漏极(ji)(ji)(ji)(ji)电压(ya)的(de)(de)(de)增(zeng)(zeng)加将(jiang)减小(xiao)(xiao)势(shi)垒(lei)(lei)高度(du)（图(tu)6.25中o.3μm与o.5μm的(de)(de)(de)例(li)子(zi)），此(ci)归因于漏极(ji)(ji)(ji)(ji)与源(yuan)(yuan)极(ji)(ji)(ji)(ji)太接近所(suo)形成的(de)(de)(de)外(wai)(wai)表(biao)区(qu)的(de)(de)(de)电场浸(jin)透(tou)，此(ci)势(shi)牟降低效应(ying)会招致电子(zi)由(you)源(yuan)(yuan)极(ji)(ji)(ji)(ji)注入漏极(ji)(ji)(ji)(ji)，形成亚阈(yu)值电流(liu)的(de)(de)(de)增(zeng)(zeng)加．因而在(zai)短(duan)沟(gou)道器件中，阂值电压(ya)会随漏极(ji)(ji)(ji)(ji)电压(ya)增(zeng)(zeng)加而降低.

图6.26描绘在高与低的漏极偏压条件下，长与短沟道的n沟道MOSFET的亚阈值特性．随着漏极电压的增加，短沟道器件中亚阈值电流的平行位移[图6.26(b)]显现有显著DIBI．效应存在，

三(san)、本体穿(chuan)通

DIBL形(xing)成在Si02/Si的(de)(de)(de)界面(mian)构成漏(lou)电(dian)途径，当漏(lou)极(ji)(ji)(ji)(ji)电(dian)压(ya)足(zu)够大时(shi)(shi)(shi)，可能(neng)也会(hui)(hui)有显著(zhu)的(de)(de)(de)漏(lou)电(dian)流(liu)由(you)(you)源(yuan)(yuan)(yuan)极(ji)(ji)(ji)(ji)经(jing)短(duan)沟(gou)道MOSFET的(de)(de)(de)本体流(liu)至漏(lou)极(ji)(ji)(ji)(ji)，此也可归(gui)因于漏(lou)极(ji)(ji)(ji)(ji)结(jie)耗(hao)尽(jin)区的(de)(de)(de)宽度会(hui)(hui)随着漏(lou)极(ji)(ji)(ji)(ji)电(dian)压(ya)增加而(er)扩张．在短(duan)沟(gou)道的(de)(de)(de)MOSFET中，源(yuan)(yuan)(yuan)极(ji)(ji)(ji)(ji)结(jie)与漏(lou)极(ji)(ji)(ji)(ji)结(jie)耗(hao)尽(jin)区宽度的(de)(de)(de)总和与沟(gou)道长度相当．当漏(lou)极(ji)(ji)(ji)(ji)电(dian)压(ya)增加时(shi)(shi)(shi)，漏(lou)极(ji)(ji)(ji)(ji)结(jie)的(de)(de)(de)耗(hao)尽(jin)区逐步与源(yuan)(yuan)(yuan)极(ji)(ji)(ji)(ji)分(fen)离并，因而(er)大量(liang)的(de)(de)(de)漏(lou)极(ji)(ji)(ji)(ji)电(dian)流(liu)可能(neng)会(hui)(hui)由(you)(you)漏(lou)极(ji)(ji)(ji)(ji)经(jing)本体流(liu)向源(yuan)(yuan)(yuan)极(ji)(ji)(ji)(ji)。图6.27为短(duan)沟(gou)道MOSFET（L=0.23μm)的(de)(de)(de)亚阈值(zhi)(zhi)特性．当漏(lou)极(ji)(ji)(ji)(ji)电(dian)压(ya)由(you)(you)0.1V增加至IV时(shi)(shi)(shi)，DIBL所形(xing)成亚阈值(zhi)(zhi)特性的(de)(de)(de)平行位移(yi)如图6，26(b)所示；而(er)当漏(lou)极(ji)(ji)(ji)(ji)电(dian)压(ya)再增加至4v时(shi)(shi)(shi)，其亚阈值(zhi)(zhi)摆幅将(jiang)远大于低漏(lou)极(ji)(ji)(ji)(ji)偏压(ya)时(shi)(shi)(shi)的(de)(de)(de)值(zhi)(zhi)，因而(er)，器(qi)件将(jiang)会(hui)(hui)有十分(fen)高(gao)的(de)(de)(de)漏(lou)电(dian)流(liu)，这(zhei)也显现(xian)出本体穿(chuan)通效应(ying)相当显著(zhu)，栅(zha)极(ji)(ji)(ji)(ji)不再可以将(jiang)器(qi)件完(wan)整关闭，且无(wu)法控(kong)制(zhi)漏(lou)极(ji)(ji)(ji)(ji)电(dian)流(liu)，高(gao)漏(lou)电(dian)流(liu)将(jiang)限制(zhi)短(duan)沟(gou)道MOSFET器(qi)件的(de)(de)(de)工作

联(lian)系(xi)方式：邹先生

联系电(dian)话：0755-83888366-8022

手(shou)机：18123972950

QQ：2880195519

联系(xi)地址：深圳(zhen)市福田区(qu)车公庙天(tian)安数码(ma)城天(tian)吉(ji)大厦CD座5C1

请搜微(wei)信公众(zhong)号(hao):“KIA半导体(ti)”或(huo)扫一扫下图“关注”官方微(wei)信公众(zhong)号(hao)

请“关(guan)注(zhu)”官方微信公众(zhong)号:提供 MOS管 技术帮助