mos管与门电路图

mos管

mos管与(yu)门电路图(tu)，mos管是(shi)(shi)金(jin)属(metal)、氧(yang)化物(oxide)、半导(dao)体(semiconductor)场效应晶体管，或(huo)者称(cheng)是(shi)(shi)金(jin)属—绝缘体(insulator)、半导(dao)体。MOS管的(de)source和drain是(shi)(shi)可以(yi)对调(diao)的(de)，他(ta)们都是(shi)(shi)在P型(xing)backgate中形成的(de)N型(xing)区(qu)。在多数情况下，这(zhei)个两(liang)个区(qu)是(shi)(shi)一样(yang)的(de)，即使两(liang)端(duan)对调(diao)也(ye)不(bu)会影响器件(jian)的(de)性(xing)能。这(zhei)样(yang)的(de)器件(jian)被认为是(shi)(shi)对称(cheng)的(de)。

MOS管又分(fen)为两种(zhong)类(lei)型：N型和P型。如下图所(suo)示：

以N型管为例，2端(duan)(duan)为控(kong)制端(duan)(duan)，称为“栅(zha)(zha)极(ji)”；3端(duan)(duan)通常接(jie)地，称为“源(yuan)极(ji)”；源(yuan)极(ji)电压(ya)记(ji)作Vss，1端(duan)(duan)接(jie)正电压(ya)，称为“漏极(ji)”，漏极(ji)电压(ya)记(ji)作VDD。要使1端(duan)(duan)与3端(duan)(duan)导(dao)通，栅(zha)(zha)极(ji)2上(shang)要加高(gao)电平。

对P型管，栅极(ji)、源(yuan)极(ji)、漏极(ji)分别为5端(duan)(duan)、4端(duan)(duan)、6端(duan)(duan)。要使4端(duan)(duan)与6端(duan)(duan)导通，栅极(ji)5要加低(di)电平。

在(zai)CMOS工(gong)艺制成的(de)逻辑(ji)器件或(huo)单片机中，N型管(guan)与P型管(guan)往往是成对出(chu)现(xian)的(de)。同时(shi)出(chu)现(xian)的(de)这两(liang)个CMOS管(guan)，任何(he)时(shi)候，只要一只导通，另一只则不导通（即“截止”或(huo)“关断”），所(suo)以称为“互补型CMOS管(guan)”。

mos管与门电路图及工作原理详解

mos管与门电路图-与门概述

与门(men)，又(you)称“与电(dian)(dian)(dian)路(lu)”、逻(luo)(luo)(luo)辑(ji)“积”、逻(luo)(luo)(luo)辑(ji)“与”电(dian)(dian)(dian)路(lu)。是(shi)执(zhi)行“与”运算(suan)的基本逻(luo)(luo)(luo)辑(ji)门(men)电(dian)(dian)(dian)路(lu)。有多个输入(ru)端，一(yi)个输出(chu)端。当(dang)所有的输入(ru)同时为高电(dian)(dian)(dian)平(ping)（逻(luo)(luo)(luo)辑(ji)1）时，输出(chu)才为高电(dian)(dian)(dian)平(ping)，否则输出(chu)为低电(dian)(dian)(dian)平(ping)（逻(luo)(luo)(luo)辑(ji)0）。

mos管与门电路图-与门逻辑符号

与(yu)门有3种逻辑符号(hao)，包括：形(xing)状特征型符号(hao)（ANSI/IEEEStd 91-1984）、IEC矩形(xing)国(guo)标符号(hao)（IEC 60617-12）、DIN符号(hao)（DIN 40700）。

ANSI/IEEE Std 91-1984

IEC 60617-12（国标符号）

DIN 40700

mos管与门电路图-CMOS逻辑门电路原理图

1、高速CMOS电(dian)路的电(dian)源电(dian)压VDD通(tong)常(chang)为+5V;Vss接地，是0V。

高电平视(shi)为(wei)逻辑“1”，电平值的范围为(wei)：VDD的65%～VDD(或者VDD-1.5V～VDD)。低电平视作(zuo)逻辑“0”，要求不超过VDD的35%或0～1.5V。+1.5V～+3.5V应看作不确定电平(ping)。在硬件设计中要避免出现不确定电平(ping)。

近年(nian)来，随着亚(ya)微(wei)米技术的(de)(de)(de)发展，单(dan)片机(ji)的(de)(de)(de)电源(yuan)(yuan)呈(cheng)下降趋势。低电源(yuan)(yuan)电压有助(zhu)于(yu)降低功耗。VDD为3.3V的(de)(de)(de)CMOS器件已大量(liang)使用(yong)(yong)。在便携式应用(yong)(yong)中(zhong)，VDD为2.7V，甚至1.8V的(de)(de)(de)单(dan)片机(ji)也已经出现(xian)。将来电源(yuan)(yuan)电压还会继(ji)续下降，降到0.9V，但低于(yu)VDD的(de)(de)(de)35%的(de)(de)(de)电平视(shi)为逻(luo)辑(ji)“0”，高于(yu)VDD的(de)(de)(de)65%的(de)(de)(de)电平视(shi)为逻(luo)辑(ji)“1”的(de)(de)(de)规律仍然是适用(yong)(yong)的(de)(de)(de)。

2、非(fei)门

非门(反向器)是最简单的门电路，由一对CMOS管组成。其工(gong)作(zuo)原理如下：

A端(duan)(duan)为(wei)高电平(ping)时，P型(xing)管(guan)截止，N型(xing)管(guan)导(dao)通，输出(chu)(chu)端(duan)(duan)C的(de)电平(ping)与Vss保持一(yi)致(zhi)，输出(chu)(chu)低(di)(di)电平(ping);A端(duan)(duan)为(wei)低(di)(di)电平(ping)时，P型(xing)管(guan)导(dao)通，N型(xing)管(guan)截止，输出(chu)(chu)端(duan)(duan)C的(de)电平(ping)与VDD一(yi)致(zhi)，输出(chu)(chu)高电平(ping)。

3、与非(fei)门

与非门工作(zuo)原理：

①、A、B输入均为(wei)低(di)电平时，1、2管导通，3、4管截止，C端电压与(yu)VDD一致，输出高电平。

②、A输入高(gao)电平，B输入低电平时，1、3管导通，2、4管截(jie)止，C端电位与1管的漏极(ji)保持一致，输出高(gao)电平。

③、A输入低(di)电平(ping)(ping)，B输入高(gao)电平(ping)(ping)时，情况与②类似(si)，亦(yi)输出高(gao)电平(ping)(ping)。

④、A、B输(shu)(shu)入均为高电(dian)平(ping)(ping)时，1、2管(guan)截止，3、4管(guan)导通(tong)，C端(duan)电(dian)压与地一致，输(shu)(shu)出低电(dian)平(ping)(ping)。

4、或非门

或非门(men)工作原(yuan)理(li)：

①、A、B输(shu)入均为低电(dian)(dian)平时，1、2管导通，3、4管截(jie)止，C端(duan)电(dian)(dian)压与VDD一致，输(shu)出(chu)高电(dian)(dian)平。

②、A输入高(gao)电(dian)平(ping)，B输入低(di)电(dian)平(ping)时(shi)，1、4管(guan)导(dao)通(tong)，2、3管(guan)截止，C端输出低(di)电(dian)平(ping)。

③、A输入低(di)电(dian)平(ping)，B输入高(gao)电(dian)平(ping)时，情况与②类似，亦输出(chu)低(di)电(dian)平(ping)。

④、A、B输入均为(wei)高电(dian)平时，1、2管截止，3、4管导通(tong)，C端电(dian)压与地一致，输出低电(dian)平。

注：

将上述“与(yu)(yu)非”门、“或非”门逻(luo)辑符号的输出端的小圆(yuan)圈去掉，就成了“与(yu)(yu)”门、“或”门的逻(luo)辑符号。而实现“与(yu)(yu)”、“或”功能的电路(lu)图(tu)则必(bi)须(xu)在(zai)输出端加(jia)上一(yi)(yi)个(ge)反向器，即(ji)加(jia)上一(yi)(yi)对CMOS管，因(yin)此，“与(yu)(yu)”门实际(ji)上比(bi)“与(yu)(yu)非”门复杂，延迟时间(jian)也(ye)长些，这一(yi)(yi)点在(zai)电路(lu)设计中要注意。

5、三态门(men)

三态门的工作原理：

当控制端(duan)C为“1”时，N型(xing)管(guan)(guan)3导通，同时，C端(duan)电平通过(guo)反向器后成为低电平，使P型(xing)管(guan)(guan)4导通，输入(ru)端(duan)A的电平状况可(ke)以(yi)通过(guo)3、4管(guan)(guan)到达输出端(duan)B。

当(dang)控制端(duan)C为“0”时，3、4管都截(jie)止(zhi)，输(shu)入端(duan)A的电平状(zhuang)况无法到达(da)输(shu)出(chu)端(duan)B，输(shu)出(chu)端(duan)B呈现(xian)高电阻的状(zhuang)态，称为“高阻态”。这个器件(jian)也称(cheng)(cheng)作(zuo)“带控制端(duan)的传(chuan)输门”。带有一(yi)定驱动能力(li)的三态(tai)门也称(cheng)(cheng)作(zuo)“缓(huan)冲器”，逻辑(ji)符号(hao)是一(yi)样的。

6、组合逻辑电(dian)路

“与(yu)非”门、“或非”门等(deng)逻(luo)辑电(dian)路(lu)的不(bu)同组合(he)可(ke)以得到各种组合(he)逻(luo)辑电(dian)路(lu)，如译码器(qi)、解码器(qi)、多路(lu)开关等(deng)。

组合逻辑电路的实现可(ke)以使用现成(cheng)的集(ji)成(cheng)电路，也可(ke)以使用可(ke)编程逻辑器件，如PAL、GAL等实现。

联系方式：邹(zou)先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田(tian)区车公庙(miao)天(tian)安数码城(cheng)天(tian)吉(ji)大厦CD座(zuo)5C1

请搜(sou)微信公众号(hao):“KIA半导体(ti)”或扫一扫下图(tu)“关(guan)注(zhu)”官方微信公众号(hao)

请“关(guan)注”官方微信公(gong)众(zhong)号(hao):提供(gong) MOS管 技术帮(bang)助