电路设计如何降低esd静电,解决方法分享-KIA MOS管

电路设计降低esd静电方法

使用钳(qian)位(wei)二(er)极管：

钳(qian)位二(er)(er)极(ji)(ji)(ji)管最(zui)常(chang)用(yong)于集成电(dian)路中(zhong)，以(yi)保护(hu)(hu)器(qi)(qi)件免(mian)受(shou)ESD的损(sun)坏。微控(kong)制器(qi)(qi)、数字信号控(kong)制器(qi)(qi)和处(chu)理器(qi)(qi)通(tong)常(chang)具有(you)(you)内部的ESD钳(qian)位二(er)(er)极(ji)(ji)(ji)管。如(ru)果低成本(ben)控(kong)制器(qi)(qi)内部没有(you)(you)钳(qian)位二(er)(er)极(ji)(ji)(ji)管，可以(yi)在外部添加一(yi)个钳(qian)位二(er)(er)极(ji)(ji)(ji)管，通(tong)常(chang)用(yong)于保护(hu)(hu)编程(cheng)引脚和复位引脚。

IC固有的ESD钳位二极管(guan)

正常(chang)工作时，假(jia)设引(yin)脚(jiao)(jiao)1的电压(ya)预计在0-3.3V之间，D1和D2不(bu)会干(gan)扰。假(jia)设高(gao)电平为(wei)3.3V，则(ze)D1反(fan)偏不(bu)导(dao)通(tong)，另(ling)一方面D2也是不(bu)导(dao)通(tong)的，因(yin)为(wei)阴极连接到(dao)VCC，引(yin)脚(jiao)(jiao)的高(gao)电平等于VCC。当引(yin)脚(jiao)(jiao)1中的电压(ya)为(wei)0时，D2反(fan)向(xiang)偏置，D1无偏置。

当存在由(you)ESD引起的(de)高(gao)压尖(jian)峰(feng)(feng)时，二极管会导(dao)(dao)通。例如(ru)：尖(jian)峰(feng)(feng)非(fei)常高(gao)，D2将(jiang)正向偏置，尖(jian)峰(feng)(feng)将(jiang)转移到VCC，从而保护IC的(de)内部组件。当存在非(fei)常高(gao)的(de)负尖(jian)峰(feng)(feng)时，D1将(jiang)传(chuan)导(dao)(dao)并(bing)将(jiang)尖(jian)峰(feng)(feng)转移到地面。

这里(li)必须(xu)要了解(jie)清楚使用的(de)IC是(shi)否具有保护。如果没有的(de)话，就在外(wai)部添加钳位二极管。如下(xia)图所示(shi)：

在外部添加钳位二极(ji)管

如果(guo)打算在IC的(de)所有引脚中(zhong)都添加钳位(wei)(wei)二(er)极(ji)管(guan)的(de)话，那是肯定不(bu)行，而(er)且成(cheng)本(ben)也会(hui)很高(gao)。通常来说，在产品制(zhi)造并(bing)放入外壳后，IC将(jiang)不(bu)能再(zai)用(yong)，钳位(wei)(wei)二(er)极(ji)管(guan)需(xu)要实现(xian)的(de)特(te)性引脚比较(jiao)少。当然钳位(wei)(wei)二(er)极(ji)管(guan)可以用(yong)硅二(er)极(ji)管(guan)或者肖特(te)基二(er)极(ji)管(guan)。

使(shi)用(yong)瞬态电压抑制器

瞬态电压抑(yi)制器是快(kuai)速作(zuo)用的(de)钳(qian)位二(er)极管，不是普通的(de)PN二(er)极管，例(li)如上面的(de)钳(qian)位二(er)极管。

TVS在作用和功(gong)能方面和钳(qian)位二极管差(cha)不多。一旦达到其击(ji)穿电压，器件就会钳(qian)位，否(fou)则为开路(lu)。

下图(tu)显示了(le)常见的TVS符号，图(tu)A、B为双(shuang)向(xiang)TVS，C为单向(xiang)TVS。双(shuang)向(xiang)TVS可以阻止(zhi)ESD正向(xiang)或负向(xiang)尖峰。另一(yi)方面，单向(xiang)的只能(neng)抑制一(yi)个定向(xiang)尖峰。

使用齐纳(na)二极管

使用齐(qi)纳二极管作为ESD保护与单(dan)向TVS原理(li)相同(tong)，齐(qi)纳二极管的缺点(dian)是不如TVS快，并且(qie)考虑到TVS相同(tong)的尺寸，只能处理(li)较小的能量(liang)，需要更大(da)的齐(qi)纳二极管来承受(shou)能量(liang)，但是会(hui)占用PCB的空间，成本也会(hui)更高。

合理(li)布(bu)局和布(bu)线：

在PCB设计中，合理的布局和布线(xian)(xian)可以减少(shao)ESD的影响。高频信号线(xian)(xian)应远离敏感元件(jian)，地(di)线(xian)(xian)应尽量短且宽，以确保地(di)电位的稳定。此外(wai)(wai)，使用屏(ping)蔽措施，如金属外(wai)(wai)壳或屏(ping)蔽材料包裹敏感电路，也可以隔绝外(wai)(wai)部(bu)干扰。

选(xuan)择合适的元件：

在抗干扰(rao)设计中，选择合适的(de)电容和电感、使用抗干扰(rao)元(yuan)件(jian)（如共(gong)模扼流圈、TVS二极(ji)管等）也是(shi)非(fei)常重要的(de)。这(zhei)些元(yuan)件(jian)可(ke)以有效抑制高频噪声，提高电路的(de)抗干扰(rao)能(neng)力。

联(lian)系方式：邹先生

座机(ji)：0755-83888366-8022

手机：18123972950（微信(xin)同号(hao)）

QQ：2880195519

联系地址：深(shen)圳市龙华区英泰(tai)科汇广场2栋(dong)1902

搜(sou)索(suo)微信公众号:“KIA半导体(ti)”或扫(sao)码关注官方微信公众号

关(guan)注官(guan)方微信公众(zhong)号：提供(gong) MOS管 技(ji)术支持(chi)

免责(ze)声(sheng)明(ming)：网(wang)站部(bu)分(fen)图(tu)文来(lai)源其它(ta)出处，如有侵权请联系删除。