利盈娱乐(中国)创新平台有限公司

电(dian)压规格：VDSS、VDS、BVDSS、V(BR)DSS

VDSS中的(de)“V”表(biao)示(shi)电压(ya)，前面的(de)“D”、“S”表(biao)示(shi)“Drain”（漏极(ji)）与(yu)(yu)“Source”（源(yuan)极(ji)），最后一(yi)个“s”表(biao)示(shi)“Short”（短(duan)路）。VDSS的(de)具体含(han)义是(shi)“Maximum Drain-SourceVoltage Rating with Gate-Source Shorted”，中文含(han)义是(shi)“栅(zha)极(ji)与(yu)(yu)源(yuan)极(ji)短(duan)接时，漏极(ji)与(yu)(yu)源(yuan)极(ji)问能(neng)够(gou)承受的(de)最大(da)电压(ya)”。有时候(hou)也称(cheng)为“零栅(zha)压(ya)最大(da)漏源(yuan)电压(ya)”。

—-直称(cheng)之为“电(dian)压(ya)(ya)(ya)规(gui)格(ge)”，之后我们还(hai)将(jiang)这样称(cheng)呼它，既简(jian)单又明了，同时还(hai)给(ji)它另一个称(cheng)呼：耐压(ya)(ya)(ya)，这符合(he)行业习惯。因(yin)为超过(guo)电(dian)压(ya)(ya)(ya)规(gui)格(ge)，VMOS就可(ke)能被击(ji)穿损坏，因(yin)此电(dian)压(ya)(ya)(ya)规(gui)格(ge)有(you)时候(hou)也称(cheng)为“零栅压(ya)(ya)(ya)击(ji)穿电(dian)压(ya)(ya)(ya)”。

BVDSS（漏源击穿(chuan)电压）的(de)(de)含义虽然与VDSS略有(you)差异，但是在数(shu)(shu)值上一般(ban)是相(xiang)同(tong)的(de)(de)。一般(ban)技术手册(ce)中给出的(de)(de)VDSS为额定值，BVDSS给出的(de)(de)是最小(xiao)值，所谓数(shu)(shu)值相(xiang)同(tong)，是VDSS的(de)(de)额定值与BVDSS的(de)(de)最小(xiao)值相(xiang)同(tong)。由此可以看(kan)出来，VDSSV是侧重于测量的(de)(de)一个参(can)数(shu)(shu)，BVDSS是侧重于电路应用的(de)(de)参(can)数(shu)(shu)。

VDSS、VDS的(de)含(han)义相同，BVDSS、V(BR)DSS的(de)含(han)义相同，只是(shi)(shi)不同制造商的(de)应用习惯有(you)所不同。但是(shi)(shi)VDS也常常用来(lai)表(biao)示源极(ji)与漏极(ji)之间的(de)实际(ji)电压而不是(shi)(shi)极(ji)限的(de)击穿电压，因此为了避免歧义，采用的(de)是(shi)(shi)VDSS。

很显然，VDSS表示的(de)是VMOS在关断条(tiao)件下承受(shou)正向电压的(de)能力。在关断条(tiao)件下，VMOS的(de)栅极(ji)—源极(ji)间的(de)偏(pian)置不外乎(hu)四种情况（图3.1）。

反(fan)向(xiang)偏置指的(de)(de)是(shi)让VMOS关(guan)(guan)断程度加深的(de)(de)偏置电(dian)(dian)压，对(dui)于N沟(gou)道VMOS，显(xian)然是(shi)栅(zha)极电(dian)(dian)压低(di)于源极电(dian)(dian)压的(de)(de)情况；P沟(gou)道则(ze)相反(fan)。这种(zhong)方式在高(gao)频条件下(xia)比零栅(zha)压更为可靠，在实际(ji)的(de)(de)高(gao)频电(dian)(dian)路(lu)中(zhong)，尤其是(shi)希望VMOS迅速(su)关(guan)(guan)断的(de)(de)电(dian)(dian)路(lu)中(zhong)，这种(zhong)负(fu)栅(zha)压的(de)(de)偏置方法会(hui)经常出现(xian)。

旁(pang)(pang)路(lu)( Shunt)方法是(shi)希望VMOS的(de)(de)关断不要像反向偏(pian)置那么快，在(zai)常态下，与零栅(zha)(zha)压是(shi)相当的(de)(de)，未开封的(de)(de)新模块(kuai)上常常会配置旁(pang)(pang)路(lu)电(dian)阻，以保(bao)护模块(kuai)不会被(bei)静电(dian)击(ji)穿。在(zai)有些高速电(dian)路(lu)中，为(wei)了减小电(dian)路(lu)中的(de)(de)电(dian)流变化(hua)速度，也会采用旁(pang)(pang)路(lu)栅(zha)(zha)极的(de)(de)方法。旁(pang)(pang)路(lu)的(de)(de)另一个作(zuo)用是(shi)，使(shi)VMOS的(de)(de)输入电(dian)阻不至(zhi)于过高，有了旁(pang)(pang)路(lu)电(dian)阻，VMOS的(de)(de)输人电(dian)阻就(jiu)大致等(deng)于旁(pang)(pang)路(lu)电(dian)阻的(de)(de)阻值。

对(dui)(dui)于VMOS而(er)言(yan)，栅(zha)极悬空无(wu)论是(shi)何(he)种条件(jian)下(xia)(xia)都(dou)是(shi)应该尽(jin)量避免的(de)，稍有不慎，就会导(dao)致(zhi)VMOS击(ji)(ji)穿(chuan)(chuan)损坏。这时候的(de)击(ji)(ji)穿(chuan)(chuan)一般(ban)是(shi)栅(zha)极与源(yuan)极击(ji)(ji)穿(chuan)(chuan)，而(er)不管源(yuan)极、漏(lou)极间的(de)电压是(shi)高还是(shi)低。 除了(le)槽栅(zha)结(jie)构的(de)VMOS，零栅(zha)压、反相偏置、旁路情(qing)况下(xia)(xia)测得的(de)击(ji)(ji)穿(chuan)(chuan)电压是(shi)大致(zhi)相等的(de)；对(dui)(dui)于槽栅(zha)结(jie)构的(de)VMOS，零栅(zha)压情(qing)况下(xia)(xia)测得的(de)击(ji)(ji)穿(chuan)(chuan)电压最高。因此，VDSS表示的(de)是(shi)VMOS在关断条件(jian)下(xia)(xia)承(cheng)受正向电压的(de)最高能(neng)力。

图3.1中的(de)可(ke)调(diao)电(dian)流(liu)源(yuan)”指的(de)是限(xian)流(liu)电(dian)路，保证回路电(dian)流(liu)不超(chao)过某一设定值，“可(ke)调(diao)电(dian)压源(yuan)”就比较(jiao)容易理解(jie)了(le)。这两种电(dian)源(yuan)符号在(zai)测试晶体管的(de)电(dian)路中会经常出(chu)现。

关(guan)注(zhu)KIA半(ban)导体(ti)工(gong)程专辑(ji)请搜微(wei)信(xin)号(hao):“KIA半(ban)导体(ti)”或点击本文下方图片扫一扫进入官方微(wei)信(xin)“关(guan)注(zhu)”

长按二维码(ma)识(shi)别关注(zhu)