利盈娱乐(中国)创新平台有限公司

CMOS(cornplementary MOS)由(you)(you)成(cheng)(cheng)对的(de)互补p沟道与n沟道MOSFET所组成(cheng)(cheng)．CMoS逻辑成(cheng)(cheng)为目前集成(cheng)(cheng)电路设计最常(chang)用技术(shu)的(de)缘由(you)(you)，在于(yu)(yu)其有低功率损耗以及较佳的(de)噪声(sheng)抑止(zhi)才干(gan)．事实上，由(you)(you)于(yu)(yu)低功率损耗的(de)需求，目前仅有CMOS技术(shu)被运(yun)用于(yu)(yu)ULSI的(de)制(zhi)造(zao)．

6.4.1CMOS反相器

如图6. 28所示，CMOS反相器为CMOS逻辑电路的基本单元．在CMOS反相器中，p与n沟道晶体管的栅极衔接在一同，并作为此反相器的输入端，而此二晶体管的漏极也连接在一同，并作为反相器的输出端.n沟道MOSFET的源极与衬底接点均接地，而p沟道MOSFET的源极与衬底则衔接至电源供应端(VDD)，需留意的是p沟道与n沟道MOSFET均为增强型晶体管，当输入电压为低电压时（即vin=O，VGsn=o｜VTp｜（VGSp与VTp为负值），所以p沟道MOSFET．为导通态，

因(yin)此(ci)，输(shu)出(chu)端(duan)经(jing)过p沟(gou)道MOSFET充电(dian)至VDD，当输(shu)入电(dian)压(ya)逐渐升高，使栅(zha)极电(dian)压(ya)等于VDD时，由于VGSn＝VDD>VTn，所以(yi)n沟(gou)道MOSFET将被导通，而由于｜VGSp ｜≈O<｜VTp｜，所以(yi)p沟(gou)道MOSFET将被关闭．因(yin)此(ci)输(shu)出(chu)端(duan)将经(jing)n沟(gou)道MOSFET放电(dian)至零电(dian)势，

欲更深化(hua)天文解CMOS反相器(qi)的(de)工作(zuo)，可先(xian)画(hua)出(chu)晶(jing)体管的(de)输出(chu)特性，如图6.29所示，其中显现Ip以(yi)及In为(wei)(wei)输出(chu)电(dian)压（Vout）函数．Ip为(wei)(wei)p沟道MOSFET由源(yuan)(yuan)极（衔接至VDD）流向漏(lou)极（输出(chu)端）的(de)电(dian)流；In为(wei)(wei)n沟道MOSFET由漏(lou)极（输出(chu)端）流向源(yuan)(yuan)极（衔接至接地端）

的电流．需留意(yi)的是在(zai)固定Vout下，增(zeng)加(jia)输入电压(ya)(vin)将会增(zeng)加(jia)In而减少Ip，但(dan)是在(zai)稳态时，In应(ying)与Ip相同，关(guan)于(yu)给定一个Vin可由In(Vin)与Ip(Vin)的截距，计(ji)算出相对(dui)应(ying)的Vout如图6. 29所示(shi)．如图6.30所示(shi)的Vin-Vout曲线称为(wei)CMOS反相器(qi)的传输曲线．

CMOS反相(xiang)器的(de)一个重要的(de)特性是，当(dang)输出处于(yu)逻辑(ji)稳态（即(ji)Vout=或VDD）时(shi)，仅(jin)有一个晶体管(guan)导(dao)通，因此由电(dian)(dian)(dian)源供应处流到地端的(de)电(dian)(dian)(dian)流非常小，且相(xiang)当(dang)于(yu)器件关闭时(shi)的(de)漏电(dian)(dian)(dian)流．事实上，只需在(zai)两个器件暂(zan)时(shi)导(dao)通时(shi)的(de)极短暂(zan)态时(shi)间内才(cai)会有大电(dian)(dian)(dian)流流过，因此与其他种(zhong)类如n沟道MOSFET、双极型等(deng)逻辑(ji)电(dian)(dian)(dian)路相(xiang)比(bi)，其稳态时(shi)的(de)功率损(sun)耗甚低.

联(lian)系方式：邹先生

联(lian)系电话(hua)：0755-83888366-8022

手机(ji)：18123972950

QQ：2880195519

联系地址：深圳(zhen)市福(fu)田(tian)区车公庙天安(an)数码城天吉大厦CD座5C1

 关注KIA半导体(ti)工程专(zhuan)辑请搜(sou)微信号:“KIA半导体(ti)”或(huo)点击本文(wen)下方图片扫一扫进入官方微信“关注”

长按二维码识别关注(zhu)