辉达娱乐「游戏有保障,平台更省心」cmos与pmos-pmos工艺产品介绍及原理详解-KIA MOS管

cmos与(yu)pmos-pmos工艺(yi)产品介(jie)绍(shao)及原理详解-KIA MOS管

信息(xi)来(lai)源：本(ben)站　日期：2017-06-02　

分(fen)享到(dao)：

目(mu)前(qian)，MOSFET是ULSI电路中(zhong)最主要(yao)的(de)器件，由于它可比其他品种器件减少至更小的(de)尺寸. MOSFET的(de)主要(yao)技(ji)术为(wei)CMOS(CMOSFET，complementary MOSFET)技(ji)术，用(yong)此技(ji)术，n沟道与p沟道MOSFET（分别(bie)称为(wei)NMOS与PMOS）能够制造在(zai)同一芯片内．CMOS技(ji)术对ULSI电路而言特别具有吸收力，由于在一切IC技(ji)术中，CMOS技术(shu)具有最(zui)低的(de)功率耗(hao)费．

图14. 14显(xian)现近(jin)年来MOSFET的(de)(de)尺(chi)寸按比例减少(shao)(shao)(shao)的(de)(de)趋向．在20世(shi)纪(ji)70年代初期，栅极(ji)长度为7.5/μm其对应的(de)(de)器件面积(ji)大约为6000／μm2随着器件的(de)(de)减少(shao)(shao)(shao)，器件面积(ji)也大幅度地减少(shao)(shao)(shao)．关于一(yi)个栅极(ji)长度为o．5J‘m的(de)(de)MOSFET而言，器件面积(ji)能(neng)够减少(shao)(shao)(shao)至小(xiao)(xiao)于早(zao)MOSFET面积(ji)的(de)(de)1%．预(yu)期器件的(de)(de)减少(shao)(shao)(shao)化将(jiang)会持续(xu)下去．在21世(shi)纪(ji)初，栅极(ji)长度将(jiang)会小(xiao)(xiao)于o．10μm.我们将(jiang)在14.5节(jie)讨论器件的(de)(de)将(jiang)来趋向．

基本工艺

图14. 15显(xian)现一个尚未停止最后金属(shu)化(hua)工艺的(de)n沟道MOS的(de)透(tou)视(shi)图．最上层(ceng)为磷硅(gui)玻璃(li)（掺杂(za)(za)磷的(de)二氧(yang)化(hua)硅(gui)，P-glass），它(ta)通(tong)常用(yong)来作为多晶(jing)硅(gui)栅极与(yu)(yu)金属连线(xian)间的(de)绝缘体及町动离(li)子的(de)吸杂(za)(za)层(ceng)( gettering layer).将图14. 15与(yu)(yu)表示(shi)(shi)双极型(xing)晶(jing)体管(guan)的(de)图14.7作比(bi)拟(ni)，可(ke)留意到在(zai)根本构造(zao)方面(mian)MOSFET较(jiao)为简单．固然这两种器(qi)件都运用(yong)横向氧(yang)化(hua)层(ceng)隔离(li)，但MOSFFET不(bu)需求(qiu)垂直隔离(li)，而双极型(xing)晶(jing)体管(guan)则需求(qiu)一个(ge)埋层(ceng)n+-p结(jie)．MOSFET的(de)掺杂(za)(za)散(san)布不(bu)像(xiang)双极型(xing)晶(jing)体管(guan)那(nei)般(ban)复杂(za)(za)，所以掺杂(za)(za)散(san)布的(de)控制也(ye)就不(bu)那(nei)么重(zhong)要(yao)．我们将讨论用(yong)来制造(zao)如图14. 15所示(shi)(shi)器(qi)件的(de)主(zhu)要(yao)工艺步骤．

cmos与pmos

第一步(bu)制(zhi)造一个n沟(gou)道(dao)MOSFET( NMOS)，其(qi)起始资料为p型(xing)、轻掺杂(za)（约(yue)1015cm-3)晶(jing)向(xiang)(xiang)、抛(pao)光的(de)(de)(de)(de)硅(gui)晶(jing)片(pian)．<100>品向(xiang)(xiang)的(de)(de)(de)(de)晶(jing)片(pian)<111>晶(jing)向(xiang)(xiang)的(de)(de)(de)(de)晶(jing)片(pian)好，由于其(qi)界面圈套密(mi)度(interface trap density)大约(yue)是(shi)<111>晶(jing)向(xiang)(xiang)上的(de)(de)(de)(de)非常(chang)之(zhi)．第—步工艺(yi)是(shi)应用LOCOS技术构(gou)成(cheng)氧(yang)(yang)化(hua)层(ceng)隔离．这道(dao)工艺(yi)步骤与双极型(xing)晶(jing)体管工艺(yi)相似，都是(shi)先长(zhang)一层(ceng)薄的(de)(de)(de)(de)热氧(yang)(yang)化(hua)层(ceng)作为垫层(ceng)(约(yue)35nm)，接着淀积氮化(hua)硅(gui)(约(yue)150 nm)[图14.16(a)．有源器件区(qu)域是(shi)应用抗(kang)蚀剂(ji)作为掩蔽(bi)层(ceng)定义出(chu)的(de)(de)(de)(de)，然后经过氮化(hua)硅(gui)—氧(yang)(yang)化(hua)层(ceng)的(de)(de)(de)(de)组合物停止硼(peng)离子沟(gou)道(dao)阻断注入[图14，16(b)])．接着，刻蚀未被抗(kang)蚀剂(ji)掩盖的(de)(de)(de)(de)氮化(hua)硅(gui)层(ceng)，在剥除(chu)抗(kang)蚀剂(ji)之(zhi)后，将晶(jing)片(pian)置(zhi)入氧(yang)(yang)化(hua)炉管，在氮化(hua)硅(gui)被去(qu)除(chu)掉的(de)(de)(de)(de)区(qu)域长(zhang)一氧(yang)(yang)化(hua)层(ceng)(称为场(chang)氧(yang)(yang)化(hua)层(ceng)，field oxide)，同时也注入硼(peng)离子，场(chang)氧(yang)(yang)化(hua)层(ceng)的(de)(de)(de)(de)厚度通常(chang)为o．5μm一1μm．

cmos与pmos

第(di)二步(bu)是生长栅极(ji)氧化层及调整阈值(zhi)电压(ya)(threshold voltage)（参(can)考(kao)6.2.3节），先去除在有源器件区(qu)域上的(de)(de)氮化硅(gui)—二氧化硅(gui)的(de)(de)组合(he)物，然后长一(yi)(yi)(yi)层薄的(de)(de)栅极(ji)氧化层（小于10nm）．如(ru)图(tu)14. 16(c)所示，对(dui)一(yi)(yi)(yi)个加(jia)(jia)强型(xing)n沟(gou)(gou)道(dao)的(de)(de)器件而(er)言(yan)，注(zhu)入硼离(li)子(zi)到沟(gou)(gou)道(dao)区(qu)域来增加(jia)(jia)阈值(zhi)电压(ya)至(zhi)一(yi)(yi)(yi)个预定的(de)(de)值(zhi)（如(ru)+o．5V）．关于一(yi)(yi)(yi)个耗尽型(xing)n沟(gou)(gou)道(dao)器件而(er)言(yan)，注(zhu)入砷离(li)子(zi)到沟(gou)(gou)道(dao)区(qu)域用以降(jiang)低阈值(zhi)电压(ya)(如(ru)-o．5 V).

第三步是(shi)构成栅极，先淀积(ji)一层(ceng)(ceng)多(duo)晶硅(gui)，再用磷(lin)的(de)(de)(de)扩散或(huo)是(shi)离子注入，将(jiang)多(duo)晶硅(gui)变(bian)为(wei)高(gao)浓(nong)度(du)掺杂，使其薄(bo)层(ceng)(ceng)电阻到(dao)达典(dian)型(xing)的(de)(de)(de)20Ω／口(kou)一30Ω／口(kou)，这(zhei)样的(de)(de)(de)阻值关(guan)(guan)于栅极长度(du)大于3μm的(de)(de)(de)MOSFET而言(yan)(yan)是(shi)恰当的(de)(de)(de)，但(dan)是(shi)关(guan)(guan)于更小尺寸(cun)的(de)(de)(de)器件(jian)而言(yan)(yan)，多(duo)晶硅(gui)化(hua)物(wu)(wu)( polycide)可(ke)用来当作栅极资料以降低(di)薄(bo)层(ceng)(ceng)电阻至l.Ω/口(kou)左右，多(duo)晶硅(gui)化(hua)物(wu)(wu)为(wei)金属硅(gui)化(hua)物(wu)(wu)与多(duo)晶硅(gui)的(de)(de)(de)组合物(wu)(wu)，常见的(de)(de)(de)有钨的(de)(de)(de)多(duo)晶硅(gui)化(hua)物(wu)(wu)(Wpolycide).

第四步是构(gou)成源极(ji)(ji)(ji)与漏(lou)极(ji)(ji)(ji)，在栅(zha)极(ji)(ji)(ji)图(tu)形完成后[图(tu)14. 16(d)，栅(zha)极(ji)(ji)(ji)可用(yong)作砷离(li)子(zi)注入（约30keV，约5×1015m—。）构(gou)成源极(ji)(ji)(ji)与漏(lou)极(ji)(ji)(ji)时的(de)(de)掩蔽层[图(tu)14. 17(a)，因而源极(ji)(ji)(ji)与漏(lou)极(ji)(ji)(ji)对(dui)栅(zha)极(ji)(ji)(ji)而言(yan)也(ye)具有自(zi)对(dui)准的(de)(de)效(xiao)果，所以独一(yi)形成栅(zha)极(ji)(ji)(ji)—漏(lou)极(ji)(ji)(ji)堆(dui)叠( overlap)的(de)(de)要(yao)素是由(you)于注入离(li)子(zi)的(de)(de)横(heng)(heng)向分布(lateral straggling)（关于30keV的(de)(de)砷，只要(yao)5nm）．假如在后续工(gong)艺(yi)步骤(zhou)中运用(yong)低温工(gong)艺(yi)将横(heng)(heng)向扩散降至最低，则寄生栅(zha)极(ji)(ji)(ji)-漏(lou)极(ji)(ji)(ji)电(dian)容与栅(zha)极(ji)(ji)(ji)—源极(ji)(ji)(ji)耦合电(dian)容将可比栅(zha)极(ji)(ji)(ji)—沟道(dao)电(dian)容小(xiao)很多．

最后(hou)一步(bu)是金属(shu)化(hua)．先淀积磷硅(gui)玻璃(li)(li)(P-glass)于整片晶(jing)片上(shang)，接着经(jing)过(guo)加热晶(jing)片，使其(qi)(qi)活动以产生(sheng)一个(ge)平(ping)整的(de)外表[图(tu)14.17(b)]．之(zhi)后，在磷硅(gui)玻璃(li)(li)上(shang)定义和刻蚀出接触(chu)窗，然(ran)后淀积一金属(shu)层（如(ru)铝）并定出图(tu)形(xing)．完(wan)成后的(de)MOSFET其(qi)(qi)截(jie)面如(ru)图(tu)14. 17(c)所(suo)示．图(tu)14.17（d)为对应的(de)顶视(shi)图(tu)，栅极的(de)接触(chu)通常被安(an)顿在有源器件区域之(zhi)外，以防止对薄(bo)栅极氧化(hua)层产生(sheng)可(ke)能的(de)伤害(hai)．

cmos与pmos