集成电路中的单片电阻器
信息来源：本站 日期：2017-05-05
MOS管为三(san)端器件，适(shi)当(dang)连接这三(san)个端，MOS管就变成两真(zhen)个有源电(dian)(dian)阻。实(shi)际上所节省的面积远不止此，由于多晶(jing)硅条的电(dian)(dian)阻率很难达到100
Ω/□。这样可以使W/L接近(jin)于(yu)1且使用较小的(de)直流电流。显(xian)然这是不可能的(de)。 1多晶(jing)硅电阻(zu)
在(zai)集成电(dian)路的(de)设计中，电(dian)阻器不是主(zhu)要的(de)器件，却是必不可少的(de)。
3电容电阻
为了(le)尽可能强(qiang)调线(xian)性区并抵(di)消体效(xiao)应，电阻往往以差动方式成对(dui)泛起，图3（b）所示的一(yi)
对差(cha)动结构(gou)的交流电(dian)阻。一个平均的平板电(dian)阻可以表示为：
目前，在设计中(zhong)使用的(de)(de)(de)主(zhu)(zhu)要有(you)3种电(dian)(dian)(dian)(dian)阻器(qi)：多晶(jing)硅、MOS管以及(ji)电(dian)(dian)(dian)(dian)容电(dian)(dian)(dian)(dian)阻。这(zhei)种电(dian)(dian)(dian)(dian)阻器(qi)主(zhu)(zhu)要原理是利用晶(jing)体管在一(yi)定偏置下的(de)(de)(de)等效电(dian)(dian)(dian)(dian)阻。对(dui)于(yu)n沟道(dao)器(qi)件，应该尽可能地把源(yuan)极(ji)接到(dao)(dao)最负的(de)(de)(de)电(dian)(dian)(dian)(dian)源(yuan)电(dian)(dian)(dian)(dian)压上，这(zhei)样可以消除(chu)衬(chen)底的(de)(de)(de)影响。留意，加(jia)到(dao)(dao)电(dian)(dian)(dian)(dian)阻器(qi)左边的(de)(de)(de)是差动(dong)信号（V1）；右边则(ze)处于(yu)相(xiang)同电(dian)(dian)(dian)(dian)位。假设单位面(mian)积的(de)(de)(de)电(dian)(dian)(dian)(dian)容为0.2
pF/mil2,则(ze)面(mian)积为(wei)50 mil2。在设计中，要根据(ju)需要灵活(huo)运用这3种电阻，使(shi)芯片的设计达到最优(you)。这时通(tong)过控制栅源之间的电压值就可以得到ΔV为(wei)1
V的(de)线(xian)性交流电阻。但是在实际中(zhong)，因为信号(hao)摆动的(de)幅度很(hen)小，所以(yi)实际上(shang)这种电阻可以(yi)很(hen)好(hao)地工作。
式中：ρ为电阻率；t为薄板厚度；R□=(ρ/t)为薄层电阻率，单位为Ω/□；L/W为长宽比。可以采用级连的方法克服这一题目即将每一级的G，D与上一级的S相连。其阻值取决于时钟频率和电容值。而在集成电路设计中这是十分重要的，固然增加了2个MOS管，但与所减少的面积比拟是可忽略的。此时，VGS=VDS，如图（a)，(b)所示。这时可以利用MOS管的开关特性来实(shi)(shi)现，图中所示。实(shi)(shi)验证实(shi)(shi)，在VDS<0.5（VGS-V
T）时，近似情况是十分良好的。同样p沟道器件源极应该接到最正的电源电压上。
固然可(ke)以改(gai)进电阻率的线性，但是(shi)牺牲了(le)面积(ji)增加了(le)复杂度。
可以(yi)看出，假如VDS<(VGS-VT)，则ID与VDS之间关系为(wei)直线性(xing)（假定VGS与VDS无关，由(you)此产生(sheng)一(yi)个等效电(dian)阻R=KL/W，K=1/［μ0C0X（VGS-VT）］，μ0为(wei)载流子的表面(mian)迁移率，C0X为(wei)栅沟电(dian)容密度；K值通常在1
000～3 00 0Ω/□。其(qi)中V1和V2为两个独(du)立(li)的(de)(de)直流电压源，其(qi)按照足够(gou)高的(de)(de)速率(lv)采样，在(zai)周期内的(de)(de)变(bian)化可忽略不计。
这种方法可以在面积很小的硅片上得到很大的电阻。
集成电路中的单片电阻器间隔理想电阻都比较远，在尺度的MOS管工艺中，最理想(xiang)的(de)(de)无源(yuan)电(dian)(dian)(dian)阻(zu)(zu)(zu)器是多(duo)(duo)晶(jing)硅(gui)(gui)条。可(ke)(ke)以(yi)代替多(duo)(duo)晶(jing)硅(gui)(gui)或扩散电(dian)(dian)(dian)阻(zu)(zu)(zu)，以(yi)提(ti)供直(zhi)流(liu)电(dian)(dian)(dian)压降(jiang)，或在小(xiao)范围(wei)内(nei)呈线(xian)性的(de)(de)小(xiao)信号(hao)交流(liu)电(dian)(dian)(dian)阻(zu)(zu)(zu)。经验表明，假如时钟频率足够(gou)高，开关(guan)和电(dian)(dian)(dian)容(rong)的(de)(de)组合就可(ke)(ke)以(yi)当作电(dian)(dian)(dian)阻(zu)(zu)(zu)来(lai)使用。一(yi)个(ge)MOS器件就是一(yi)个(ge)模拟电(dian)(dian)(dian)阻(zu)(zu)(zu)，与等价的(de)(de)多(duo)(duo)晶(jing)硅(gui)(gui)或跨(kua)三电(dian)(dian)(dian)阻(zu)(zu)(zu)比(bi)拟，其尺寸要(yao)小(xiao)得多(duo)(duo)。多(duo)(duo)晶(jing)硅(gui)(gui)电(dian)(dian)(dian)阻(zu)(zu)(zu)则是最简朴的(de)(de)。可(ke)(ke)以(yi)看(kan)出，电(dian)(dian)(dian)容(rong)电(dian)(dian)(dian)阻(zu)(zu)(zu)比(bi)多(duo)(duo)晶(jing)硅(gui)(gui)电(dian)(dian)(dian)阻(zu)(zu)(zu)的(de)(de)面(mian)(mian)积少了(le)良多(duo)(duo)。在大多(duo)(duo)数(shu)的(de)(de)情况下(xia)，获得小(xiao)信号(hao)电(dian)(dian)(dian)阻(zu)(zu)(zu)所需(xu)要(yao)的(de)(de)面(mian)(mian)积比(bi)直(zhi)线(xian)性重要(yao)得多(duo)(duo)。不(bu)轻(qing)易计(ji)算(suan)正确值(zhi)。对于电(dian)(dian)(dian)容(rong)电(dian)(dian)(dian)阻(zu)(zu)(zu)器，因为(wei)其电(dian)(dian)(dian)阻(zu)(zu)(zu)值(zhi)与电(dian)(dian)(dian)容(rong)大小(xiao)成(cheng)(cheng)反(fan)比(bi)，因此(ci)有效的(de)(de)RC时间(jian)常数(shu)就与电(dian)(dian)(dian)容(rong)之(zhi)比(bi)成(cheng)(cheng)正比(bi)，从而可(ke)(ke)以(yi)用电(dian)(dian)(dian)容(rong)和开关(guan)电(dian)(dian)(dian)容(rong)电(dian)(dian)(dian)阻(zu)(zu)(zu)正确的(de)(de)实(shi)现电(dian)(dian)(dian)路中要(yao)求的(de)(de)时间(jian)常数(shu)；而使用有源(yuan)器件的(de)(de)电(dian)(dian)(dian)阻(zu)(zu)(zu)，可(ke)(ke)以(yi)使电(dian)(dian)(dian)阻(zu)(zu)(zu)尺寸最小(xiao)。在特定的(de)(de)前提(ti)下(xia)，按照采样系统(tong)理论，可(ke)(ke)以(yi)近似(si)为(wei)图所示(shi)的(de)(de)电(dian)(dian)(dian)阻(zu)(zu)(zu)。假如用多(duo)(duo)晶(jing)硅(gui)(gui)，取最大可(ke)(ke)能值(zhi)100
Ω，并取其最小宽度，那么需要900 mil2。
其中(zhong)，fc=1/T是(shi)信(xin)号Φ1和Φ2的频率。当然在开关电(dian)容(rong)电(dian)阻中(zhong)除了电(dian)容(rong)面积外(wai)还需要两个面积极(ji)小(xiao)的MOS管做开关。根据式(3)可(ke)知电(dian)容(rong)为(wei)10 pF。
在设计中有时(shi)(shi)要用到交流电阻，这(zhei)时(shi)(shi)其直流电流应为零(ling)。例如，设电容器(qi)为多(duo)晶硅多(duo)晶硅型，时(shi)(shi)钟频率100 kHz，要求实现1 MΩ的电阻，求其面积。
2MOS管电阻
CMOS集成电(dian)路设计中电(dian)阻设计方法的研究
不管多晶硅仍是扩散层，他们的电阻的变(bian)化(hua)范围都很大(da)(da)，与注入材料(liao)中的杂质浓度有关(guan)。假如设计(ji)不当，会(hui)对整个电路有很大(da)(da)的影响(xiang)，并(bing)且会(hui)使(shi)芯(xin)片(pian)的面积(ji)很大(da)(da)，从而增(zeng)加本(ben)钱。通过计(ji)算可得：
交流电阻还可以采用开关和电容器来实现。因为上述原因，在集成电路中常常使用有源电阻器。这一曲线对n沟道、p沟(gou)道增强型器(qi)件都合用(yong)。
MOS开关的特性近似为(wei)直线，没有(you)直流失(shi)调。实(shi)际(ji)上，MOS工艺在这方面(mian)提供(gong)了不(bu)少利便。当然也可以(yi)用扩(kuo)散(san)条(tiao)来做(zuo)薄层(ceng)电(dian)(dian)阻，但是(shi)因为(wei)工艺的不(bu)不(bu)乱性，通常很(hen)轻易(yi)受(shou)温度和电(dian)(dian)压的影(ying)响(xiang)，很(hen)难精(jing)确(que)控制(zhi)其(qi)绝对数值。根据公式(shi)
简朴(po)地把n沟道(dao)或p沟道(dao)增强(qiang)性MOS管(guan)的栅极接(jie)到漏极上(shang)就得到了(le)类似MOS晶体管(guan)的有(you)源电阻。
用有源电(dian)阻(zu)得到大(da)的(de)(de)直(zhi)流(liu)(liu)电(dian)压需要(yao)大(da)的(de)(de)电(dian)流(liu)(liu)，或者远小于1的(de)(de)W/L比值(zhi)。在(zai)设计中要(yao)灵活运用这(zhei)三种(zhong)不同(tong)的(de)(de)方(fang)式。寄生效(xiao)果(guo)也十分(fen)显著(zhu)。当然，利用电(dian)容(rong)实(shi)现电(dian)阻(zu)还(hai)有其他(ta)的(de)(de)方(fang)法，在(zai)此(ci)不再赘述。
一种(zhong)电(dian)(dian)阻模拟方法，称为“并(bing)联开(kai)关电(dian)(dian)容结构”。本(ben)文集中讨论(lun)了怎(zen)样在物理层上实现电(dian)(dian)阻。
图(tu)(tu)（a)的MOS晶体管偏(pian)置在(zai)线(xian)性(xing)区工作，图(tu)(tu)2所示为有源(yuan)电(dian)阻跨(kua)导(dao)曲(qu)线(xian)ID-VG S的大信(xin)号特性(xing)。
其(qi)中(zhong)：K′=μ0C0X。使用(yong)开关和电(dian)(dian)(dian)容模拟电(dian)(dian)(dian)阻(zu)(zu)，可(ke)以(yi)减轻漏(lou)极电(dian)(dian)(dian)流受漏(lou)—源电(dian)(dian)(dian)压的(de)(de)(de)(de)影响(xiang)。可(ke)以(yi)看出，电(dian)(dian)(dian)阻(zu)(zu)为(wei)(wei)(wei)非(fei)线性的(de)(de)(de)(de)。因(yin)为(wei)(wei)(wei)常用(yong)的(de)(de)(de)(de)薄层电(dian)(dian)(dian)阻(zu)(zu)很(hen)小，通常多晶(jing)硅最大(da)的(de)(de)(de)(de)电(dian)(dian)(dian)阻(zu)(zu)率为(wei)(wei)(wei)100Ω/□，而设计规则又确定(ding)了多晶(jing)硅条宽度的(de)(de)(de)(de)最小值(zhi)，因(yin)此高值(zhi)的(de)(de)(de)(de)电(dian)(dian)(dian)阻(zu)(zu)需(xu)要很(hen)大(da)的(de)(de)(de)(de)尺(chi)寸，因(yin)为(wei)(wei)(wei)芯片(pian)面积的(de)(de)(de)(de)限制，实际(ji)上是(shi)很(hen)难实现(xian)的(de)(de)(de)(de)。图(tu)1所(suo)示的(de)(de)(de)(de)有源电(dian)(dian)(dian)阻(zu)(zu)不能知(zhi)足此前提(ti)，由(you)于这时(shi)要求其(qi)阻(zu)(zu)值(zhi)为(wei)(wei)(wei)无限大(da)。这些电(dian)(dian)(dian)阻(zu)(zu)器(qi)可(ke)以(yi)与其(qi)他(ta)的(de)(de)(de)(de)元器(qi)件一(yi)起使用(yong)。
联系方式(shi)：邹(zou)先生
手(shou)机(ji)：18123972950
QQ：2880195519
联系地址：深圳市福田(tian)区车公庙天安数码城天吉大厦CD座5C1
关(guan)注(zhu)KIA半导(dao)体(ti)工程专辑(ji)请搜微(wei)信(xin)(xin)号:“KIA半导(dao)体(ti)”或点击本文(wen)下方图片扫(sao)一扫(sao)进入官方微(wei)信(xin)(xin)“关(guan)注(zhu)”
长按(an)二维码识别关注(zhu)
