cmos与非(fei)门电路原(yuan)理(li)知识(shi)及真(zhen)值(zhi)表、逻辑符号、工作如(ru)何实现等(deng)详解-KIA MOS管

信(xin)息(xi)来源：本站　日期：2018-11-15　

分享到：

cmos与非门电路

cmos与非门简介

与(yu)(yu)(yu)(yu)非(fei)(fei)(fei)(fei)门是与(yu)(yu)(yu)(yu)门和非(fei)(fei)(fei)(fei)门的(de)结(jie)合，先(xian)(xian)进行与(yu)(yu)(yu)(yu)运(yun)算(suan)，再(zai)进行非(fei)(fei)(fei)(fei)运(yun)算(suan)。与(yu)(yu)(yu)(yu)非(fei)(fei)(fei)(fei)运(yun)算(suan)输入要求有两个，如果(guo)(guo)输入都用0和1表示的(de)话(hua)，那么与(yu)(yu)(yu)(yu)运(yun)算(suan)的(de)结(jie)果(guo)(guo)就是这两个数(shu)的(de)乘积。如1和1（两端都有信号(hao)），则输出为0；1和0，则输出为1；0和0，则输出为1。与(yu)(yu)(yu)(yu)非(fei)(fei)(fei)(fei)门的(de)结(jie)果(guo)(guo)就是对(dui)两个输入信号(hao)先(xian)(xian)进行与(yu)(yu)(yu)(yu)运(yun)算(suan)，再(zai)对(dui)此(ci)与(yu)(yu)(yu)(yu)运(yun)算(suan)结(jie)果(guo)(guo)进行非(fei)(fei)(fei)(fei)运(yun)算(suan)的(de)结(jie)果(guo)(guo)。简单说，与(yu)(yu)(yu)(yu)非(fei)(fei)(fei)(fei)与(yu)(yu)(yu)(yu)非(fei)(fei)(fei)(fei)，就是先(xian)(xian)与(yu)(yu)(yu)(yu)后非(fei)(fei)(fei)(fei)。

电(dian)(dian)工学里一种(zhong)基(ji)本逻辑(ji)电(dian)(dian)路(lu)，是(shi)(shi)与门(men)(men)(men)和(he)非(fei)门(men)(men)(men)的叠加，有(you)(you)两(liang)个(ge)(ge)输入和(he)一个(ge)(ge)输出(chu)(chu)。CMOS电(dian)(dian)路(lu)中(zhong)的逻辑(ji)门(men)(men)(men)有(you)(you)非(fei)门(men)(men)(men)、与门(men)(men)(men)、与非(fei)门(men)(men)(men)、或非(fei)门(men)(men)(men)、或门(men)(men)(men)、异(yi)或门(men)(men)(men)、异(yi)或非(fei)门(men)(men)(men)，施密(mi)特(te)触发(fa)门(men)(men)(men)、缓冲(chong)器、驱动器等。与非(fei)门(men)(men)(men)则是(shi)(shi)当输入端(duan)中(zhong)有(you)(you)1个(ge)(ge)或1个(ge)(ge)以上是(shi)(shi)低电(dian)(dian)平(ping)时，输出(chu)(chu)为高电(dian)(dian)平(ping)；只(zhi)有(you)(you)所有(you)(you)输入是(shi)(shi)高电(dian)(dian)平(ping)时，输出(chu)(chu)才是(shi)(shi)低电(dian)(dian)平(ping)

与非门芯片：74ls系(xi)列(lie)：74ls00、74LS20，CMOS系(xi)列(lie)：CD4011

cmos与非门电路原理知识

CMOS反(fan)相器具有以下的(de)(de)特点：MT28F320J3RG-11MET静态功(gong)耗(hao)低，动态功(gong)耗(hao)接近逻辑(ji)摆(bai)：幅约为(wei)(wei)UD，具南较(jiao)大悄(qiao)、逻辑(ji)于LSUL电(dian)(dian)(dian)路(lu)（低功(gong)耗(hao)肖特基电(dian)(dian)(dian)路(lu)）；摆(bai)幅；电(dian)(dian)(dian)路(lu)抗(kang)干扰能(neng)力强(qiang)；工作(zuo)速(su)度(du)快(kuai)，高速(su)CMOS电(dian)(dian)(dian)路(lu)的(de)(de)工作(zuo)速(su)度(du)接近于LSTTL电(dian)(dian)(dian)路(lu)；工作(zuo)电(dian)(dian)(dian)压范(fan)(fan)围(wei)(wei)(wei)宽，4000系列(lie)的(de)(de)电(dian)(dian)(dian)源电(dian)(dian)(dian)压范(fan)(fan)围(wei)(wei)(wei)为(wei)(wei)3N18V，74HC系列(lie)的(de)(de)电(dian)(dian)(dian)源电(dian)(dian)(dian)压范(fan)(fan)围(wei)(wei)(wei)为(wei)(wei)2—6V;工艺复(fu)杂，成本高。

以CMOS反相(xiang)器为基础，构成的CMOS与非门(men)电(dian)路如图(tu)1所示(shi)。它(ta)由两(liang)(liang)个P沟(gou)(gou)道MOS管(guan)(guan)和(he)两(liang)(liang)个N沟(gou)(gou)道MOS管(guan)(guan)构成。负(fu)载管(guan)(guan)P沟(gou)(gou)道MOS管(guan)(guan)VT3与VT4并联，驱动管(guan)(guan)N沟(gou)(gou)道MOS管(guan)(guan)VT1与Vrl3串联。该(gai)电(dian)路具有(you)与非功能，逻辑表达式为F= AB。

以CMOS反相(xiang)器为(wei)基础，构成的(de)CMOS或非(fei)门电(dian)路如图2所(suo)示。它由两个P沟(gou)(gou)道(dao)(dao)MOS管(guan)(guan)和两个N沟(gou)(gou)道(dao)(dao)MOS管(guan)(guan)构成。负载管(guan)(guan)P沟(gou)(gou)道(dao)(dao)MOS管(guan)(guan)VT3与VT4串联，驱动管(guan)(guan)N沟(gou)(gou)道(dao)(dao)MOS管(guan)(guan)VT1与Vrl2并联。该电(dian)路具有或非(fei)功能，逻(luo)辑表达式为(wei)F=A+B。

cmos与非门电路

图1 CMOS与非门(men)电(dian)路

cmos与非门电路

图(tu)2 CMOS或非门电路

由于组成门(men)电(dian)(dian)路(lu)的(de)MOS管的(de)串并联关系，会导致MOS管导通电(dian)(dian)阻(zu)的(de)变化，破坏了CMOS电(dian)(dian)路(lu)的(de)对称性，引起电(dian)(dian)路(lu)噪声容限(xian)的(de)降低，输出波(bo)形不(bu)对称。为了解决这些问题．在(zai)上述(shu)基本(ben)CMOS门(men)电(dian)(dian)路(lu)的(de)基础(chu)上，在(zai)电(dian)(dian)路(lu)输入、A输出端增(zeng)加反相器，从而构成了带缓冲(chong)的(de)CMOS门(men)电(dian)(dian)路(lu)。

CMOS与非门电路输入管

输(shu)入端CMOS与非门电(dian)路，其中包括(kuo)两个(ge)(ge)串联(lian)的N沟道(dao)增强型MOS管(guan)和(he)两个(ge)(ge)并联(lian)的P沟道(dao)增强型MOS管(guan)。每个(ge)(ge)输(shu)入端连(lian)到一个(ge)(ge)N沟道(dao)和(he)一个(ge)(ge)P沟道(dao)MOS管(guan)的栅极。当输(shu)入端A、B中只要有一个(ge)(ge)为(wei)(wei)低电(dian)平(ping)时，就会(hui)使与它相(xiang)连(lian)的NMOS管(guan)截(jie)(jie)止(zhi)，与它相(xiang)连(lian)的PMOS管(guan)导(dao)通，输(shu)出为(wei)(wei)高电(dian)平(ping)；仅当A、B全为(wei)(wei)高电(dian)平(ping)时，才会(hui)使两个(ge)(ge)串联(lian)的NMOS管(guan)都(dou)导(dao)通，使两个(ge)(ge)并联(lian)的PMOS管(guan)都(dou)截(jie)(jie)止(zhi)，输(shu)出为(wei)(wei)低电(dian)平(ping)。

cmos与非门电路