利盈娱乐(中国)创新平台有限公司

低功耗mos管
什么是低功耗

随着计算机(ji)技术和微电(dian)子技术的(de)迅(xun)速发(fa)展，嵌入式系统(tong)(tong)应用领域越来越广(guang)泛(fan)。节能是(shi)全球化的(de)热潮，如(ru)计算机(ji)里的(de)许多芯(xin)片过去用5V供电(dian)，现在用3.3V、1.8V，并提出了绿色系统(tong)(tong)的(de)概念。很多厂(chang)商(shang)很注重(zhong)微控(kong)制(zhi)器的(de)低(di)功耗问题。电(dian)路(lu)与系统(tong)(tong)的(de)低(di)功耗设计一直(zhi)都是(shi)电(dian)子工程技术人员(yuan)设计时需要(yao)考虑的(de)重(zhong)要(yao)因素。

低功耗mos管原厂介绍

介绍(shao)低(di)功耗(hao)mos管供应(ying)商信息，深(shen)圳市利盈娱乐半导体科技有限公(gong)司.是(shi)一家专(zhuan)业从(cong)事(shi)中、大(da)、功率场效(xiao)应(ying)管(MOSFET)、快速恢复二极管、三(san)端(duan)稳压管开发设计，集(ji)研(yan)发、生(sheng)产和(he)销售为一体的国家高新技术(shu)企业。

2005年在(zai)深圳福田，KIA半导(dao)体(ti)开启了前行(xing)之路，注册资金(jin)1000万，办(ban)公区域(yu)(yu)达1200平方，已(yi)经拥(yong)有了独立的研发中心(xin)(xin)，研发人员以(yi)来自韩国(台(tai)湾)超一流团队，可以(yi)快速根据客户应用领(ling)域(yu)(yu)的个性来设(she)计(ji)方案，同时引进多台(tai)国外先进设(she)备，业(ye)务(wu)含括功(gong)率器(qi)件的直(zhi)流参数(shu)检(jian)测(ce)(ce)、雪崩能量检(jian)测(ce)(ce)、可靠性实验、系统分析、失效分析等(deng)领(ling)域(yu)(yu)。强大的研发平台(tai)，使得KIA在(zai)工艺(yi)制(zhi)造、产品设(she)计(ji)方面拥(yong)有知识产权35项(xiang)，并掌握(wo)多项(xiang)场(chang)效应管核(he)心(xin)(xin)制(zhi)造技术。自主研发已(yi)经成(cheng)为了企业(ye)的核(he)心(xin)(xin)竞(jing)争力(li)。

强大的(de)研发平(ping)台，使得KIA在工艺(yi)制(zhi)造、产(chan)品设计方面拥(yong)有知识产(chan)权35项，并掌握多(duo)项场效(xiao)应管核心(xin)制(zhi)造技术。自主(zhu)研发已经(jing)成(cheng)为了企业的(de)核心(xin)竞争力。

KIA半导体(ti)的(de)产品涵盖工(gong)业、新能源、交通运输、绿色照(zhao)明四(si)大领域，不仅包括光(guang)伏逆变及无(wu)人机(ji)、充电桩、这类新兴能源，也涉及汽车配件、LED照(zhao)明等(deng)家庭用品。KIA专注于产品的(de)精细化与革(ge)新，力(li)求(qiu)为客户提(ti)供最具(ju)行业领先、品质(zhi)上(shang)乘的(de)科技产品。

从设(she)计研发到(dao)制造(zao)再到(dao)仓储物流，KIA半(ban)导体真正实现了(le)一体化的服务(wu)链，真正做到(dao)了(le)服务(wu)细节(jie)全到(dao)位的品(pin)牌(pai)内涵，我(wo)们致力于成(cheng)为(wei)场(chang)效应(ying)管（MOSFET）功率器件领域的领跑者，为(wei)了(le)这个目标，KIA半(ban)导体正在持(chi)续创新，永(yong)不止(zhi)步！

低功耗mos管选型及参数参考资料

注：这里只(zhi)列出了部分低功耗mos管型(xing)号，需了解更多型(xing)号及参数资料，请(qing)联系我们！

技术路线

目前的(de)(de)低功耗(hao)设计(ji)(ji)主要(yao)从(cong)芯片(pian)设计(ji)(ji)和系统(tong)(tong)设计(ji)(ji)两个(ge)方(fang)面考虑(lv)。随着半导体工艺(yi)的(de)(de)飞速(su)发(fa)展和芯片(pian)工作频率的(de)(de)提高，芯片(pian)的(de)(de)功耗(hao)迅速(su)增加，而(er)功耗(hao)增加又(you)将导致(zhi)芯片(pian)发(fa)热(re)量的(de)(de)增大(da)和可靠(kao)性的(de)(de)下降。因此(ci)，功耗(hao)已经(jing)成为深(shen)亚微(wei)米集成电(dian)路设计(ji)(ji)中的(de)(de)一(yi)个(ge)重(zhong)要(yao)考虑(lv)因素。为了使(shi)产品(pin)更具竞争力(li)，工业界对芯片(pian)设计(ji)(ji)的(de)(de)要(yao)求已从(cong)单(dan)纯追(zhui)求高性能(neng)、小(xiao)面积(ji)转为对性能(neng)、面积(ji)、功耗(hao)的(de)(de)综合要(yao)求。而(er)微(wei)处(chu)理器作为数字(zi)系统(tong)(tong)的(de)(de)核(he)心部(bu)件，其低功耗(hao)设计(ji)(ji)对降低整个(ge)系统(tong)(tong)的(de)(de)功耗(hao)具有重(zhong)要(yao)的(de)(de)意义。

在嵌入式系统的(de)设(she)计(ji)(ji)中，低功耗设(she)计(ji)(ji)（Low-Power Design）是许(xu)多设(she)计(ji)(ji)人员必须面对的(de)问题，其原因在于嵌入式系统被广泛应用于便携式和移动性(xing)较强的(de)产品中去(qu)，而这些(xie)产品不是一直都(dou)有充足的(de)电(dian)源供应，往往是靠(kao)电(dian)池来供电(dian)，所以设(she)计(ji)(ji)人员从(cong)每一个(ge)细节来考虑(lv)降低功率消(xiao)耗，从(cong)而尽可能(neng)地延(yan)长电(dian)池使用时间。事实上，从(cong)全(quan)局来考虑(lv)低功耗设(she)计(ji)(ji)已(yi)经(jing)成(cheng)为(wei)了一个(ge)越来越迫切的(de)问题。

低功耗mos管-IC低功耗设计

微处理器(qi)的(de)低功(gong)耗(hao)设计技术，首先必须了解它的(de)功(gong)耗(hao)来(lai)源。其(qi)中时钟单(dan)(dan)元(yuan)(Clock)功(gong)耗(hao)最高，因(yin)为时钟单(dan)(dan)元(yuan)有时钟发生器(qi)、时钟驱(qu)动、时钟树(shu)和(he)钟控(kong)单(dan)(dan)元(yuan)的(de)时钟负载；数据(ju)通路(Datapath)是仅(jin)次于时钟单(dan)(dan)元(yuan)的(de)部(bu)分，其(qi)功(gong)耗(hao)主(zhu)要来(lai)自运算单(dan)(dan)元(yuan)、总线和(he)寄(ji)存(cun)(cun)(cun)器(qi)堆。除(chu)了上述两部(bu)分，还有存(cun)(cun)(cun)储单(dan)(dan)元(yuan)(Memory)，控(kong)制部(bu)分和(he)输入/输出(Control，I/O)。存(cun)(cun)(cun)储单(dan)(dan)元(yuan)的(de)功(gong)耗(hao)与容量相关(guan)。

MOS管(guan)电(dian)路功(gong)耗主要由3部分组成：电(dian)路电(dian)容充放电(dian)引(yin)起(qi)的动(dong)态(tai)功(gong)耗，结反偏时漏电(dian)流(liu)(liu)引(yin)起(qi)的功(gong)耗和短路电(dian)流(liu)(liu)引(yin)起(qi)的功(gong)耗。其中，动(dong)态(tai)功(gong)耗是(shi)最主要的，占了总(zong)功(gong)耗的90%以上。

常用的低功耗设计技术

低功耗(hao)设计足一个(ge)复杂的(de)(de)综合性(xing)课题。就流程而(er)(er)言，包括功耗(hao)建模、评估以及优(you)(you)化等(deng)；就设计抽象层次而(er)(er)言，包括自系统级至版(ban)图级的(de)(de)所有抽象层次。同(tong)时，功耗(hao)优(you)(you)化与系统速度和面(mian)积等(deng)指标的(de)(de)优(you)(you)化密(mi)切(qie)相关，需要折(zhe)中考虑。下面(mian)讨论常用的(de)(de)低功耗(hao)设计技术。

1） 动态电压调节

动(dong)态功耗(hao)与工(gong)(gong)(gong)作(zuo)(zuo)(zuo)电(dian)(dian)(dian)压的(de)(de)平方成(cheng)正(zheng)比，功耗(hao)将(jiang)随着工(gong)(gong)(gong)作(zuo)(zuo)(zuo)电(dian)(dian)(dian)压的(de)(de)降低(di)以二次方的(de)(de)速(su)度降低(di)，因此(ci)降低(di)工(gong)(gong)(gong)作(zuo)(zuo)(zuo)电(dian)(dian)(dian)压是(shi)降低(di)功耗(hao)的(de)(de)有力措(cuo)施。但(dan)是(shi)，仅仅降低(di)工(gong)(gong)(gong)作(zuo)(zuo)(zuo)电(dian)(dian)(dian)压会导致传播(bo)延迟(chi)加大，执行(xing)时间变长。然而，系统负(fu)载是(shi)随时间变化的(de)(de)，因此(ci)并不(bu)需要(yao)微处理器所有时刻都保持高性能。动(dong)态电(dian)(dian)(dian)压调节DVS(Dynarnic Voltage Scaling)技术降低(di)功耗(hao)的(de)(de)主要(yao)思路(lu)是(shi)根据芯片工(gong)(gong)(gong)作(zuo)(zuo)(zuo)状态改(gai)变功耗(hao)管理模(mo)(mo)式，从而在(zai)保证性能的(de)(de)基(ji)础上降低(di)功耗(hao)。在(zai)不(bu)同模(mo)(mo)式下(xia)，工(gong)(gong)(gong)作(zuo)(zuo)(zuo)电(dian)(dian)(dian)压可以进(jin)行(xing)调整。为了精确(que)地控(kong)制DVS，需要(yao)采(cai)用电(dian)(dian)(dian)压调度模(mo)(mo)块(kuai)来(lai)实时改(gai)变工(gong)(gong)(gong)作(zuo)(zuo)(zuo)电(dian)(dian)(dian)压，电(dian)(dian)(dian)压调度模(mo)(mo)块(kuai)通过(guo)(guo)分析当前和过(guo)(guo)去状态下(xia)系统工(gong)(gong)(gong)作(zuo)(zuo)(zuo)情(qing)况的(de)(de)不(bu)同来(lai)预测电(dian)(dian)(dian)路(lu)的(de)(de)工(gong)(gong)(gong)作(zuo)(zuo)(zuo)负(fu)荷。

2） 门控时钟和可变频(pin)率时钟

在微处理器(qi)(qi)中，很大一部分功耗(hao)(hao)来自(zi)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)。时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)是惟一在所有时(shi)(shi)(shi)(shi)(shi)(shi)间都充放电(dian)的(de)(de)信(xin)号，而且很多情况下引起不(bu)必要的(de)(de)门(men)(men)的(de)(de)翻转，因此降低时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)的(de)(de)开关(guan)活动性将对(dui)降低整个系统的(de)(de)功耗(hao)(hao)产牛很大的(de)(de)影响。门(men)(men)控(kong)(kong)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)包括(kuo)门(men)(men)控(kong)(kong)逻辑(ji)模(mo)块(kuai)(kuai)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)和门(men)(men)控(kong)(kong)寄(ji)(ji)存(cun)(cun)器(qi)(qi)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)。门(men)(men)控(kong)(kong)逻辑(ji)模(mo)块(kuai)(kuai)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)对(dui)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)网络(luo)进行(xing)划(hua)分，如果在当前的(de)(de)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)周期内，系统没有用到某些逻辑(ji)模(mo)块(kuai)(kuai)，则暂时(shi)(shi)(shi)(shi)(shi)(shi)切断(duan)这些模(mo)块(kuai)(kuai)的(de)(de)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)信(xin)号，从(cong)而明显(xian)地降低开关(guan)功耗(hao)(hao)。采(cai)用“与”门(men)(men)实现的(de)(de)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)控(kong)(kong)制电(dian)路。门(men)(men)控(kong)(kong)寄(ji)(ji)存(cun)(cun)器(qi)(qi)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)的(de)(de)原理是当寄(ji)(ji)存(cun)(cun)器(qi)(qi)保(bao)持数据时(shi)(shi)(shi)(shi)(shi)(shi)，关(guan)闭(bi)寄(ji)(ji)存(cun)(cun)器(qi)(qi)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)，以降低功耗(hao)(hao)。然而，门(men)(men)控(kong)(kong)时(shi)(shi)(shi)(shi)(shi)(shi)钟(zhong)易引起毛刺，必须对(dui)信(xin)号的(de)(de)时(shi)(shi)(shi)(shi)(shi)(shi)序(xu)(xu)加(jia)以严格(ge)限制，并对(dui)其(qi)进行(xing)仔(zi)细的(de)(de)时(shi)(shi)(shi)(shi)(shi)(shi)序(xu)(xu)验(yan)证。

另一种(zhong)(zhong)常(chang)用的(de)(de)时钟(zhong)(zhong)(zhong)技术就是可变(bian)频(pin)率时钟(zhong)(zhong)(zhong)。它根据系统(tong)性能要(yao)求，配置适当的(de)(de)时钟(zhong)(zhong)(zhong)频(pin)率以避免不必要(yao)的(de)(de)功(gong)(gong)耗。门控时钟(zhong)(zhong)(zhong)实际上(shang)是可变(bian)频(pin)率时钟(zhong)(zhong)(zhong)的(de)(de)一种(zhong)(zhong)极限情况(即只有零和最高频(pin)率两种(zhong)(zhong)值)，因此，可变(bian)频(pin)率时钟(zhong)(zhong)(zhong)比门控时钟(zhong)(zhong)(zhong)技术更(geng)加有效，但需要(yao)系统(tong)内嵌时钟(zhong)(zhong)(zhong)产生模块PLL，增加了设(she)计(ji)复杂度。去年(nian)Intel公(gong)司(si)推(tui)出的(de)(de)采用先(xian)进动态功(gong)(gong)耗控制(zhi)技术的(de)(de)Montecito处理(li)器，就利(li)用了变(bian)频(pin)时钟(zhong)(zhong)(zhong)系统(tong)。该芯片内嵌一个(ge)高精(jing)度数字(zi)电(dian)流(liu)(liu)表，利(li)用封装上(shang)的(de)(de)微小电(dian)压降(jiang)计(ji)算总电(dian)流(liu)(liu)；通(tong)过内嵌的(de)(de)一个(ge)32位微处理(li)器来调整主频(pin)，达(da)到64级动态功(gong)(gong)耗调整的(de)(de)目(mu)的(de)(de)，大大降(jiang)低了功(gong)(gong)耗。

3） 并行结(jie)构与流(liu)水线(xian)技术

并行(xing)结构的(de)原理是通过(guo)牺(xi)牲面积来降低功(gong)耗(hao)。将一个功(gong)能模(mo)块(kuai)复(fu)制为(wei)n(n≥2)个相同(tong)的(de)模(mo)块(kuai)，这些模(mo)块(kuai)并行(xing)计(ji)算(suan)后通过(guo)数据选择器选择输(shu)出，采(cai)用二分(fen)频的(de)并行(xing)结构。

并(bing)行(xing)设(she)(she)计后，由(you)于有多(duo)个(ge)模块同时工(gong)(gong)作(zuo)，提高了吞吐能(neng)力(li)，可以把每个(ge)模块的(de)(de)(de)速度降(jiang)(jiang)低为(wei)原来(lai)的(de)(de)(de)l/n。根(gen)据(ju)(ju)延时和工(gong)(gong)作(zuo)电压(ya)(ya)的(de)(de)(de)线性(xing)关系，工(gong)(gong)作(zuo)电压(ya)(ya)可以相(xiang)应降(jiang)(jiang)低为(wei)原来(lai)的(de)(de)(de)l/n，电容增(zeng)大(da)为(wei)原来(lai)的(de)(de)(de)n倍，工(gong)(gong)作(zuo)频率降(jiang)(jiang)低为(wei)原来(lai)的(de)(de)(de)l/n，根(gen)据(ju)(ju)式(1)功耗降(jiang)(jiang)低为(wei)原来(lai)的(de)(de)(de)1/n2。并(bing)行(xing)设(she)(she)计的(de)(de)(de)关键是算(suan)(suan)法设(she)(she)计，一(yi)般算(suan)(suan)法中并(bing)行(xing)计算(suan)(suan)的(de)(de)(de)并(bing)行(xing)度往(wang)往(wang)比(bi)较(jiao)低，并(bing)行(xing)度高的(de)(de)(de)算(suan)(suan)法比(bi)较(jiao)难开发。例如(ru)：若原模块的(de)(de)(de)功耗为(wei)P=a×CL×V2dd×f，采用二分(fen)频结构，由(you)于增(zeng)加了一(yi)个(ge)模块和数(shu)据(ju)(ju)选择器，整个(ge)电容负载为(wei)2．2CL，工(gong)(gong)作(zuo)频率为(wei)f/2，工(gong)(gong)作(zuo)电压(ya)(ya)可以降(jiang)(jiang)为(wei)O．6 V，则其功耗为(wei)：

由(you)此可见(jian)，二(er)分(fen)频并行结构在保(bao)持原有电路性能的同(tong)时降低了60%的功耗(hao)。

流(liu)水(shui)线(xian)技(ji)术本质(zhi)上也是(shi)一种并行(xing)。把某(mou)一功(gong)(gong)能模(mo)块(kuai)分成n个(ge)(ge)阶段进(jin)行(xing)流(liu)水(shui)作(zuo)业(ye)，每个(ge)(ge)阶段由一个(ge)(ge)子模(mo)块(kuai)来(lai)(lai)完成，在子模(mo)块(kuai)之间插入寄存(cun)器(qi)，如(ru)图5所示(shi)。若(ruo)工(gong)作(zuo)频(pin)(pin)率不(bu)变(bian)，对某(mou)个(ge)(ge)模(mo)块(kuai)的(de)速(su)度要求仅为(wei)原来(lai)(lai)的(de)1/n，则(ze)工(gong)作(zuo)电压(ya)(ya)可以降(jiang)低为(wei)原来(lai)(lai)的(de)1/n，电容的(de)变(bian)化不(bu)大(da)(寄存(cun)器(qi)面积占的(de)比例很小)，功(gong)(gong)耗可降(jiang)低为(wei)原来(lai)(lai)的(de)1/n2，面积基(ji)本不(bu)变(bian)，但增(zeng)加(jia)了控制的(de)复(fu)杂度。例如(ru)，若(ruo)原模(mo)块(kuai)的(de)功(gong)(gong)耗为(wei)P=α×C1×V2dd×f，采用流(liu)水(shui)线(xian)技(ji)术，由于增(zeng)加(jia)了寄存(cun)器(qi)，整个(ge)(ge)电容负载为(wei)1．2CL，工(gong)作(zuo)频(pin)(pin)率不(bu)变(bian)，工(gong)作(zuo)电压(ya)(ya)降(jiang)为(wei)0．6 V，则(ze)其功(gong)(gong)耗为(wei)：

由(you)此可见，流水线技术能(neng)显著(zhu)降低系统功耗。

通过(guo)流水线技术和并(bing)行结构降(jiang)低功耗(hao)的(de)前(qian)提(ti)是电(dian)(dian)(dian)路(lu)工(gong)(gong)(gong)作(zuo)电(dian)(dian)(dian)压(ya)(ya)可变。如(ru)果工(gong)(gong)(gong)作(zuo)电(dian)(dian)(dian)压(ya)(ya)固定，则这两种方(fang)法只能(neng)提(ti)高电(dian)(dian)(dian)路(lu)的(de)工(gong)(gong)(gong)作(zuo)速(su)度，并(bing)相应(ying)(ying)地增(zeng)(zeng)加了(le)电(dian)(dian)(dian)路(lu)的(de)功耗(hao)。在深亚微米(mi)工(gong)(gong)(gong)艺下(xia)，工(gong)(gong)(gong)作(zuo)电(dian)(dian)(dian)压(ya)(ya)已经(jing)比较(jiao)接近阈值电(dian)(dian)(dian)压(ya)(ya)，为了(le)使工(gong)(gong)(gong)作(zuo)电(dian)(dian)(dian)压(ya)(ya)有足够的(de)下(xia)降(jiang)空(kong)间(jian)，应(ying)(ying)该降(jiang)低阔值电(dian)(dian)(dian)压(ya)(ya)；但是随着(zhe)阈值电(dian)(dian)(dian)压(ya)(ya)的(de)降(jiang)低，亚阈值电(dian)(dian)(dian)流将呈(cheng)指数增(zeng)(zeng)长(zhang)，静态(tai)功耗(hao)迅速(su)增(zeng)(zeng)加。因此，电(dian)(dian)(dian)压(ya)(ya)的(de)下(xia)降(jiang)空(kong)间(jian)有限(xian)。

4） 低功耗单元库

设(she)计(ji)(ji)低功(gong)(gong)耗(hao)单元(yuan)库是降低功(gong)(gong)耗(hao)的(de)一个重要(yao)方法，包括调整单元(yuan)尺(chi)(chi)寸、改进(jin)电(dian)路结构和版图设(she)计(ji)(ji)。用户可(ke)以(yi)根(gen)据负(fu)载电(dian)容和电(dian)路延时的(de)需要(yao)选择(ze)不同(tong)(tong)尺(chi)(chi)寸的(de)电(dian)路来实现(xian)，这样(yang)会导致不同(tong)(tong)的(de)功(gong)(gong)耗(hao)，因此可(ke)以(yi)根(gen)据需要(yao)设(she)计(ji)(ji)不同(tong)(tong)尺(chi)(chi)寸的(de)单元(yuan)。同(tong)(tong)时，为常用的(de)单元(yuan)选择(ze)低功(gong)(gong)耗(hao)的(de)实现(xian)结构，如触发器(qi)、锁存器(qi)和数据选择(ze)器(qi)等(deng)。

5） 低功耗(hao)状态机编码

状(zhuang)态机编码(ma)(ma)(ma)对信(xin)号的活动性具(ju)有(you)重要(yao)影响，通过合理(li)选(xuan)择(ze)状(zhuang)态机状(zhuang)态的编码(ma)(ma)(ma)方法，减少状(zhuang)态切换时电路的翻转，可(ke)以降低(di)状(zhuang)态机的功(gong)耗(hao)。其(qi)原则是：对于频繁(fan)切换的相邻(lin)状(zhuang)态，尽量采(cai)用相邻(lin)编码(ma)(ma)(ma)。例如：Gray码(ma)(ma)(ma)在任何(he)两个(ge)连续的编码(ma)(ma)(ma)之间只(zhi)有(you)一(yi)位的数(shu)值不同，在设(she)计(ji)计(ji)数(shu)器(qi)时，使用Gray码(ma)(ma)(ma)取代(dai)二(er)进(jin)制码(ma)(ma)(ma)，则计(ji)数(shu)器(qi)的改(gai)变次数(shu)几(ji)乎(hu)减少一(yi)半，显著降低(di)了功(gong)耗(hao)；在访问相邻(lin)的地址空(kong)间时，其(qi)跳变次数(shu)显著减少，有(you)效地降低(di)了总线功(gong)耗(hao)。

6） Cache的低功(gong)耗设计

作为现代微处理(li)器(qi)中的(de)(de)(de)重(zhong)要(yao)部件(jian)，Cache的(de)(de)(de)功(gong)耗(hao)约占整个芯片功(gong)耗(hao)的(de)(de)(de)30%～60%，因此设(she)计高性能(neng)、低功(gong)耗(hao)的(de)(de)(de)Cach结(jie)构，对降(jiang)低微处理(li)器(qi)的(de)(de)(de)功(gong)耗(hao)有明显作用(yong)。Cache低功(gong)耗(hao)设(she)计的(de)(de)(de)关键在于降(jiang)低失效率，减(jian)少(shao)(shao)不必要(yao)的(de)(de)(de)操(cao)作。通常用(yong)来降(jiang)低Cache功(gong)耗(hao)的(de)(de)(de)方法有以下两种(zhong)(zhong)：一种(zhong)(zhong)是从(cong)存(cun)储器(qi)的(de)(de)(de)结(jie)构出发，设(she)计低功(gong)耗(hao)的(de)(de)(de)存(cun)储器(qi)，例(li)如采用(yong)基于CAM的(de)(de)(de)Cache结(jie)构；另一种(zhong)(zhong)是通过(guo)减(jian)少(shao)(shao)对Cache的(de)(de)(de)访(fang)问次数来降(jiang)低功(gong)耗(hao)。

以上(shang)主要是从硬件(jian)的角度来(lai)实现功耗的降低(di)(di)。除了(le)硬件(jian)方(fang)法，通过软件(jian)方(fang)面的优化，也能显著地降低(di)(di)功耗。例(li)如：在Crusoe处理器中，采(cai)用高效的超(chao)长指令(VLIW)、代码融合(Code Morphing)技(ji)术、LongRun电源管理技(ji)术和RunCooler工作温度自(zi)动调(diao)节等创新技(ji)术，获得(de)了(le)良好的低(di)(di)功耗效果。

联系(xi)方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳(zhen)市(shi)福田区(qu)车公庙天安(an)数(shu)码城天吉大(da)厦CD座(zuo)5C1

请搜微(wei)信公(gong)众号(hao):“KIA半导体”或扫(sao)一扫(sao)下图“关注”官方微(wei)信公(gong)众号(hao)

请“关注(zhu)”官方(fang)微信(xin)公众号(hao):提供  MOS管  技术帮助